、时序逻辑图电路的计数控制端无效,则电路处于( )状态。

分类: 高级3 发布时间: 2024-01-21 08:42 浏览量: 1

、时序逻辑图电路的计数控制端无效,则电路处于( )状态。

A.计数

B.保持

C.置1

D.置0

正确答案是B