码速正调整是降低信号速率，码速负调整是提高信号速率。

相关题目

• 在制定本地BITS设备输出端口分配方案时，应避免出现定时环路，包括主、备用定时基准链路倒换时不应构成定时环路。
• 因SDH电路会使定时信号的漂移不断积累故利用SDH网络传送定时信号会有距离限制。
• 一般同步时钟的精度外时钟≥线路提取时钟≥内部自由钟。
• PRC(基准时钟源)由Cs原子钟组成。
• 各网络节点同步输入接口应接受来自局内BITS设备不同输出模块的两路定时信号，采用一主一备外定时信号方式。