时序逻辑电路的计数控制端无效, 则电路处于 ( ) 状态。

分类: 2018高级电工试题东凤 发布时间: 2023-12-01 12:13 浏览量: 0

时序逻辑电路的计数控制端无效, 则电路处于 ( ) 状态。

A.计数

B.保持

C.置1

D.置0

正确答案是B